Séminaire Junior du LIRIS

Troisième séminaire junior du LIRIS.

From 28/03/2013 at 14:00 to 16:00. INSA-Lyon, Bâtiment Blaise Pascal, Amphithéâtre 501.337 - 7 Avenue Jean Capelle, 69621 Villeurbanne (arrêt tramway : La Doua - Gaston Berger)
URL : https://liris.cnrs.fr/doctorants/?page_id=302
Informations contact : Arnaud RENARD, Ricardo URIBE LOBELLO, Florent WACHTEL. rdoct-liris@liris.cnrs.fr.

Le troisième séminaire junior organisé par les doctorants du LIRIS aura lieu le jeudi 28 mars 2013 à 14h et sera animé par Christophe Muller (Directeur de l’Institut Carnot STAR à l'Université Aix-Marseille). Ce séminaire sera complété par une intervention de Brice Chardin (Post-doctorant au LIRIS).

Vous pouvez consulter la carte Google Maps ainsi que le plan du campus (http://oscar.univ-lyon1.fr/appli-externe/plan/plans/plan_campus_ouest.html) pour vous repérer.

Première partie

Titre : Vers un changement de paradigme dans l’utilisation de la mémoire ?

Résumé :

La mémoire est largement présente dans notre environnement quotidien à tel point qu’elle est devenue un véritable produit de commodité. La technologie sous-jacente reste cependant complexe et plusieurs dispositifs de mémorisation, volatiles ou non volatiles, coexistent selon les besoins.

La miniaturisation croissante et les applications de plus en plus spécifiques ouvrent de réelles opportunités pour des technologies alternatives qui présentent des performances disruptives par rapport à l’existant. Pour pénétrer les marchés actuellement couverts par les mémoires SRAM, DRAM et Flash, ces nouveaux concepts de mémorisation doivent impérativement être compétitifs en termes de coût et de compatibilité avec les procédés technologiques des filières CMOS et satisfaire aux contraintes de réduction de taille des matériaux, dispositifs et circuits. Au-delà de leur intégration dans des mémoires « standalone » ou embarquées, ces nouveaux concepts autorisent aussi la conception de fonctions électroniques innovantes telles que des FPGA reconfigurables ou des fonctions logiques. Ces nouvelles architectures requièrent l’implémentation d’éléments mémoires distribués respectant des critères de compatibilité avec les procédés CMOS, de bas coût, de faibles tensions de programmation et de faible consommation d’énergie.
Le mixage logique/mémoire ouvre également la voie vers de nouvelles architectures hybrides reconfigurables destinées au calcul neuro-inspiré. Celles-ci peuvent intégrer, par exemple, des « memristors » (contraction de « Memory » et « Resistor »), quatrième élément électrique dont la résistance non linéaire dépend de « l’histoire » de la tension appliquée à ses bornes.
Dans une approche « bottom-up », l’exposé propose de brosser un panorama des technologies mémoires actuelles et de décrire les changements de paradigme qu’elles sont susceptibles d’entraîner.

Références :

- Emerging Memory Concepts: Materials, Modeling and Design, Ch. Muller, D. Deleruyelle, and O. Ginez O., In “Design Technology for Heterogeneous Embedded Systems”, Edited by G. Nicolescu, I. O’Connor, C. Piguet, Springer, Chapter 16, pp. 339–364, 2011 (ISBN 978-94-007-1124-2)
- FRAM ferroelectric memories: basic operations, limitations, innovations and applications, Ch. Muller Ch., In “Ferroelectric Dielectrics Integrated on Silicon”, Edited by E. Defaÿ, Wiley-ISTE, Chapter 11, pp. 379–402, 2011 (ISBN 978-1-84821-313-5)

Courte biographie de l'intervenant :

Christophe Muller est né en 1970 à Metz. Physicien de formation, il a reçu, en 1996, le grade de docteur de l'Université Joseph Fourier de Grenoble, suite à une thèse menée au laboratoire de Cristallographie sur les matériaux conducteurs à ions rapides.

En 1997, il a rejoint le laboratoire L2mp à l'Université du Sud Toulon Var où il a développé des études amont sur les transitions de phase dans les oxydes ferroélectriques. Après avoir mené cette thématique durant quatre années, il a progressivement orienté sa recherche vers les couches minces ferroélectriques intégrées dans les mémoires FRAM.
Nommé Professeur en 2003, il a rejoint l’Université d’Aix-Marseille en 2007 pour assurer la coresponsabilité de l’équipe “Mémoires” de l’Im2np (Institut Matériaux Microélectronique et Nanosciences de Provence). Sur les cinq dernières années, il a contribué à plusieurs projets européens dédiés aux mémoires non volatiles (FRAM, MRAM, RRAM) et porte un intérêt particulier à l’intégration des matériaux fonctionnels, aux mécanismes physiques de programmation de cellules mémoires et à leurs performances électriques.
En février 2012, il a été nommé Directeur de l’Institut Carnot STAR qui fédère 12 laboratoires placés sous la tutelle d’Aix-Marseille Université et du CNRS. Depuis le 1er janvier 2012, il est également Directeur de l’Ecole Doctorale 353 “Sciences pour l’ingénieur : Mécanique, Physique, Micro et Nanoélectronique” de l’Université d’Aix-Marseille.
 
Deuxième partie
 

Titre : Impact des mémoires flash sur la gestion de données

Résumé :

Les mémoires flash sont une solution alternative aux disques durs pour le stockage des données. Bien que la transition d'une technologie à une autre soit facilitée par des interfaces compatibles, un simple changement de matériel ne suffit généralement pas à exploiter au maximum le potentiel des mémoires flash.
Pour fournir cette interface simplifiée, une sur-couche logicielle est fréquemment intégrée à la mémoire flash, masquant ainsi son fonctionnement interne (codes correcteurs d'erreurs, répartition de l'usure, effacements, etc.). Cependant, ces différences par rapport aux disques durs se répercutent sur les performances de l'interface. Les applications doivent alors s'adapter pour optimiser leurs accès.

Courte biographie de l'intervenant :

Brice Chardin est un post-doctorant du LIRIS. Il a effectué sa thèse à EDF R&D sur le sujet des “SGBD open-source pour historisation de données et impact des mémoires flash”, soutenue à l'INSA de Lyon en 2011.
 
 
Pour plus d'informations, les membres du LIRIS peuvent consulter la page du Wiki des doctorants dédiée à ce séminaire : https://liris.cnrs.fr/doctorants/?page_id=302